STMicroelectronics introduit la prochaine génération de la technologie d’assemblage de puces avec une nouvelle ligne pilote PLP à Tours
PR N°C3358C
STMicroelectronics introduit la prochaine génération de la technologie d’assemblage de puces avec une nouvelle ligne pilote PLP à Tours
- Une équipe pluridisciplinaire pour développer une approche innovante de la technologie d’assemblage et de test des puces, améliorant l’efficacité et la flexibilité
- Une initiative supportant la stratégie de ST sur l’intégration hétérogène, contribuant à la feuille de route technologique pour les produits RF, analogiques, de puissance et digitaux
-
Lancement de la ligne pilote PLP à Tours soutenu par un investissement de 60 millions de dollars et des synergies avec l’écosystème local de R&D
Genève (Suisse), le 17 septembre 2025 — STMicroelectronics (NYSE : STM), un leader mondial des semiconducteurs dont les clients couvrent toute la gamme des applications électroniques, annonce ce jour de nouveaux détails concernant le développement des prochaines générations de la technologie Panel-Level Packaging (PLP) avec une ligne pilote sur son site de Tours (France), qui devrait être opérationnelle au troisième trimestre 2026.
Le PLP est une technologie avancée et automatisée d’encapsulation et de test de puces qui augmente l'efficacité de la fabrication tout en réduisant les coûts. C’est un élément clé pour créer la prochaine génération d’équipements électroniques plus petits, plus puissants et plus économiques. La grande superficie du panneau utilisé pour le PLP (larges formes rectangulaires remplaçant les plaquettes circulaires) permet une productivité de fabrication plus élevée, offrant une solution plus efficace pour la production à forts volumes. S’appuyant sur sa première ligne PLP en production en Malaisie et son réseau mondial de R&D technologique global, ST prévoit de développer les prochaines générations de sa technologie PLP pour maintenir son leadership technologique et étendre l’usage du PLP à de nombreux autres produits ST pour les applications automobiles, industrielles et grand public.
« Le développement de cette technologie PLP sur notre site de Tours vise à soutenir cette approche innovante de la technologie d'encapsulation et de test des puces, en améliorant l’efficacité et la flexibilité afin qu’elle puisse être déployée sur un large portefeuille d’applications, incluant les produits RF, analogiques, de puissance et les microcontrôleurs. Une équipe pluridisciplinaire d’experts en automatisation industrielle, ingénierie des procédés, data science et analyse de données, ainsi qu’en R&D technologique et produit, collaborera sur ce programme, qui constitue une composante clé d’une initiative stratégique plus large centrée sur l’intégration hétérogène – une nouvelle approche évolutive et efficace de l’intégration de puces », a déclaré Fabio Gualandris, Président Qualité, Fabrication et Technologie de STMicroelectronics. « Avec notre usine à Malte, ST a déjà démontré sa capacité à fournir des solutions d’encapsulation et de test de puces haute performance en Europe. Alors que nous remodelons notre empreinte industrielle globale, cette nouvelle initiative à Tours étendra nos capacités d’innovation en matière de procédés, de conception et de fabrication, soutenant le développement des puces de nouvelle génération en Europe. »
Le développement de la nouvelle ligne pilote PLP à Tours est soutenu par un investissement en capital de plus de 60 millions de dollars, déjà alloué dans le cadre du projet de remodelage de l’empreinte industrielle du Groupe. Des synergies supplémentaires sont attendues avec l’écosystème local de R&D, notamment le Centre d'études et de recherches technologiques, le CERTeM. Comme annoncé précédemment, le projet du Groupe concerne les infrastructures de production avancée avec des missions redéfinies pour certains sites en France et en Italie afin d’assurer leur succès à long terme.
Note technique sur le PLP
Depuis des décennies, l’industrie s’appuie sur l’encapsulation au niveau des plaquettes (Wafer-level packaging-WLP) et la technologie flip-chip pour connecter les puces silicium aux circuits externes. Cependant, à mesure que les dispositifs deviennent plus petits et plus complexes, ces méthodes atteignent leurs limites en termes d’évolutivité et de rentabilité. Pour l’encapsulation avancée, différentes approches existent ou sont en développement, et le PLP en fait partie.
Le Panel Level Packaging (PLP) est une méthode où plusieurs circuits intégrés (CI) sont encapsulés sur un seul grand panneau rectangulaire (substrat), plutôt que sur des plaquettes circulaires individuelles. Cela permet de traiter simultanément un plus grand nombre de circuits intégrés, réduisant ainsi les coûts et améliorant la productivité de fabrication.
STMicroelectronics a non seulement adopté la technologie PLP-DCI, mais a également été à la pointe de son développement depuis 2020. Les équipes de recherche et développement du Groupe ont travaillé à la réalisation de prototypes et au dimensionnement de la technologie, aboutissant à un procédé PLP-DCI de pointe actuellement en production à volumes très élevés, avec plus de 5 millions d’unités par jour sur une ligne hautement automatisée utilisant des panneaux de grande taille de 700 mm x 700 mm.
La technologie PLP de ST se concentre sur l’interconnexion directe en cuivre (Direct Copper Interconnect - DCI). Les interconnexions directes en cuivre remplacent les connexions traditionnelles par fil des puces avec leur support d’encapsulation. Le DCI est le procédé par lequel ces circuits intégrés sont connectés électriquement au substrat (du panneau) en utilisant du cuivre, qui est reconnu pour son excellente conductivité électrique. Le DCI offre des performances supérieures aux méthodes traditionnelles qui utilisent des billes de soudure, qui peuvent être moins performantes. Cette technologie de connexion directe sans fil favorise le développement de nouveaux produits en réduisant les pertes d’énergie (telles que la résistance et l’inductance), en améliorant la dissipation thermique et en permettant la miniaturisation. Cela conduit à une meilleure densité de puissance globale.
Le PLP-DCI permet également l’intégration de plusieurs puces au sein de boîtiers avancés, appelés Système dans un Boîtier (System in Package - SiP).
À propos de STMicroelectronics
Chez ST, nous sommes 50 000 créateurs et fabricants de technologies microélectroniques. Nous maîtrisons toute la chaîne d’approvisionnement des semiconducteurs avec nos sites de production de pointe. En tant que fabricant intégré de composants, nous collaborons avec plus de 200 000 clients et des milliers de partenaires. Avec eux, nous concevons et créons des produits, des solutions et des écosystèmes qui répondent à leurs défis et opportunités, et à la nécessité de contribuer à un monde plus durable. Nos technologies permettent une mobilité plus intelligente, une gestion plus efficace de l’énergie et de la puissance, ainsi que le déploiement à grande échelle d’objets autonomes connectés au cloud. Nous sommes en bonne voie pour être neutres en carbone pour toutes les émissions directes et indirectes (scopes 1 et 2), le transport des produits, les voyages d'affaires et les émissions liées aux déplacements des employés (notre objectif pour le scope 3), et pour atteindre notre objectif de 100 % d'approvisionnement en électricité renouvelable d'ici la fin 2027. Pour de plus amples informations, visitez le site www.st.com.
Pour plus d’informations, contacter :
RELATIONS AVEC LES INVESTISSEURS :
Jérôme Ramel
Vice-Président exécutif, Développement Corporate & Communication externe intégrée
Tél : +41 22 929 59 20
jerome.ramel@st.com
RELATIONS PRESSE :
Nelly Dimey
Mobile : 06 75 00 73 39
nelly.dimey@st.com
Pièce jointe
Legal Disclaimer:
EIN Presswire provides this news content "as is" without warranty of any kind. We do not accept any responsibility or liability for the accuracy, content, images, videos, licenses, completeness, legality, or reliability of the information contained in this article. If you have any complaints or copyright issues related to this article, kindly contact the author above.
